CVA6 RISC-V CPU
cva6
⭐⭐⭐☆☆ (3/5)
🧩 软硬件结合
已发布
项目简介
The CORE-V CVA6 is a highly configurable, 6-stage RISC-V core for both application and embedded applications. Applicatio
CVA6 是一款基于 RISC-V 指令集架构的 64 位开源处理器核心，由 OpenHW Group 维护，采用 6 级流水线、单发射、顺序执行的经典设计。它完整实现了 RISC-V 用户级指令集规范中的 I、M、A、C 扩展，并支持特权架构 1.10 草案中的 M、S、U 三个特权级别，能够流畅运行类 Unix 操作系统。此外，CVA6 还兼容外部调试规范 0.13 草案，具备可配置大小的独立 TLB、硬件页表遍历单元以及分支预测功能（包含分支目标缓冲区和分支历史表），其核心设计目标在于缩短关键路径长度，提升时序性能。
标签
项目特点
**高度可配置**：支持通过参数配置 TLB 大小、分支预测器、缓存等，以适应不同应用场景。
**完整的 RISC-V 支持**：实现了 I、M、A、C 扩展，支持 M/S/U 三个特权级别，可运行 Linux 等操作系统。
**6 级流水线**：单发射、顺序执行的 6 级流水线设计，平衡了性能与复杂度。
**硬件页表遍历器 (PTW)**：集成硬件 PTW，加速虚拟地址到物理地址的转换。
**分支预测**：包含分支目标缓冲区 (BTB) 和分支历史表 (BHT)，提升指令执行效率。
**丰富的生态系统**：作为 OpenHW Group 项目的一部分，拥有活跃的社区、文档和验证环境。
**开源硬件**：基于 Apache-2.0 许可证，可自由使用、修改和分发。
技术规格
| 架构 | |
|---|---|
| 流水线 | |
| 扩展支持 | |
| 特权级别 | |
| 调试规范 | |
| TLB | |
| 分支预测 | |
| 页表遍历 | |
| 设计语言 | |
| 许可证 |
项目资源
物料清单 (BOM)
| 物料名称 | 数量 | 参考价格 | 备注 |
|---|---|---|---|
| RISC-V GCC 工具链 | 1 | — | 用于编译软件，建议使用项目提供的脚本构建 |
| Verilator | 1 | — | 用于 RTL 仿真 |
| Spike | 1 | — | RISC-V ISA 模拟器，用于功能验证 |
| cmake | 1 | — | 版本 3.14 或更高 |
| help2man | 1 | — | 用于生成帮助手册 |
| device-tree-compiler | 1 | — | 用于编译设备树 |
| Python 3 | 1 | — | 用于运行 riscv-dv 等脚本 |
| FPGA 开发板 (可选) | 1 | — | 用于 FPGA 原型验证和运行操作系统 |
| ASIC 设计工具 (可选) | 1 | — | 用于 ASIC 综合和实现 |
所需工具
| 工具 | 用途 | 是否必需 |
|---|---|---|
| RISC-V GCC 工具链 | 编译 RISC-V 软件和测试程序 | ✅ 是 |
| Verilator | 对 CVA6 RTL 进行仿真 | ✅ 是 |
| Spike | RISC-V ISA 模拟器，用于对比验证 | ✅ 是 |
| cmake | 构建系统配置 | ✅ 是 |
| help2man | 生成帮助手册 | ✅ 是 |
| device-tree-compiler | 编译设备树 | ✅ 是 |
| Python 3 | 运行测试脚本和 riscv-dv | ✅ 是 |
| FPGA 开发板 (如 Genesys 2) | FPGA 原型验证 | ▢ 推荐 |
| ASIC 综合工具 (如 Synopsys DC) | ASIC 实现 | ▢ 推荐 |
能力画像
记忆与知识检索
1/5
逻辑推演
5/5
表达与交流
1/5
感知与观察
1/5
数理与计算
5/5
动手与操作
3/5
狂热与坚持
4/5
创造与创新
4/5
项目图库
所需技能
🔧 **动手能力**：需要具备搭建和配置 FPGA 开发板、运行仿真环境的能力。对于 ASIC 实现，需要熟悉 EDA 工具链。
💻 **编程能力**：需要熟练掌握 SystemVerilog 硬件描述语言，以及 C/C++ 和 Python 等编程语言。了解 RISC-V 指令集架构和计算机体系结构。
⚡ **电子电路**：需要理解数字电路设计基础，包括时序逻辑、组合逻辑、流水线、缓存和 TLB 等概念。
适用场景
**学术研究**：作为计算机体系结构、处理器设计等领域的教学和研究平台。
**嵌入式系统**：用于需要高性能 64 位 RISC-V 处理器的嵌入式应用，如网络设备、存储控制器。
**SoC 设计**：作为 SoC 中的 CPU 核心，与 GPU、AI 加速器等 IP 集成。
**操作系统开发**：用于移植和开发 RISC-V 版本的 Linux、FreeRTOS 等操作系统。
**FPGA 原型验证**：在 FPGA 上实现 CVA6 系统，用于早期软件开发和硬件验证。