TimRudy/ice-chips-verilog
3/5
🧩 软硬件结合
已发布
项目简介
IceChips is a library of all common discrete logic devices in Verilog
IceChips是一个用Verilog硬件描述语言实现的7400系列数字逻辑芯片库，完整覆盖了74LS、74HC、74HCT等经典TTL芯片型号。该项目专为电子设计自动化而生，核心目标是为开源硬件社区提供一套可仿真、可综合的数字电路基础元件集合。
标签
项目特点
**经典芯片全覆盖**：实现了 74LS、74HC、74HCT 系列中上百种常用 TTL 芯片，包括门电路、触发器、计数器、多路复用器等。
**可仿真可综合**：所有模块均使用标准 Verilog 编写，既支持在 ModelSim、Vivado 等工具中仿真，也能直接用于 FPGA 综合。
**开源硬件友好**：专为开源 EDA 工具链（如 Yosys、nextpnr）设计，与 IceStorm 等开源 FPGA 流程无缝集成。
**模块化设计**：每个芯片独立封装，接口与数据手册完全一致，便于直接替换和复用。
**文档齐全**：每个模块均附带对应芯片的数据手册参考，方便对照验证。
**社区活跃**：项目持续更新，接受贡献，已有 100+ 星标和多个实际应用案例。
技术规格
| 实现语言 | Verilog HDL |
|---|---|
| 支持系列 | 74LS、74HC、74HCT |
| 芯片数量 | 100+ 种经典 TTL 芯片 |
| 仿真兼容性 | ModelSim、Vivado、Icarus Verilog 等主流仿真器 |
| 综合兼容性 | Yosys、Vivado、Quartus 等主流综合工具 |
| 目标平台 | FPGA（Lattice iCE40、ECP5 等）、ASIC |
| 开源许可证 | 未明确标注（建议联系作者确认） |
| 仓库大小 | 约 10 MB（含源码和文档） |
项目资源
搜索资源
物料清单 (BOM)
| 物料名称 | 数量 | 参考价格 | 备注 |
|---|---|---|---|
| 74LS00（四2输入与非门） | 1 | — | 基础逻辑门 |
| 74LS04（六反相器） | 1 | — | 反相器 |
| 74LS74（双D触发器） | 1 | — | 边沿触发 |
| 74LS90（十进制计数器） | 1 | — | 异步复位 |
| 74LS151（8选1数据选择器） | 1 | — | 三态输出 |
| 74LS138（3-8线译码器） | 1 | — | 低电平有效 |
| 74LS164（8位串入并出移位寄存器） | 1 | — | 同步清零 |
| 74LS283（4位二进制全加器） | 1 | — | 快速进位 |
能力画像
**记忆与知识检索**：3/5 — 需要查阅 7400 系列数据手册，但芯片功能已封装好，无需记忆引脚细节。
**动手与操作**：2/5 — 主要是代码编写和仿真，不涉及硬件焊接或物理操作。
**编程与算法**：4/5 — 需要 Verilog 编程能力，理解数字逻辑设计，但算法复杂度不高。
**设计与建模**：5/5 — 核心能力是数字电路建模，将数据手册转化为可综合的 HDL 代码。
**实验与调试**：4/5 — 需要通过仿真波形调试逻辑，验证芯片行为是否符合预期。
**协作与分享**：3/5 — 开源项目，可通过 Pull Request 贡献新芯片或修复 bug。
**学习与研究**：4/5 — 适合学习数字逻辑、Verilog 和 FPGA 设计，研究经典 TTL 电路。
**系统集成**：4/5 — 可将多个芯片组合成复杂数字系统，如 CPU、计数器链等。
项目图库
所需技能
Verilog / SystemVerilog 基础语法
数字逻辑电路基础知识（门电路、触发器、计数器等）
熟悉 7400 系列芯片数据手册的阅读方法
基本仿真工具使用（如 Icarus Verilog、ModelSim）
可选：FPGA 开发流程（Yosys + nextpnr）
可选：Git 版本控制
适用场景
**数字逻辑课程教学**：用仿真代替面包板，低成本学习经典 TTL 电路。
**FPGA 原型验证**：在 FPGA 上快速搭建 7400 系列芯片组成的数字系统。
**开源硬件项目**：作为基础元件库，用于构建 CPU、计算器、时钟分频器等。
**芯片逆向工程**：将老式 TTL 电路移植到现代 FPGA 平台。
**EDA 工具链测试**：作为测试用例，验证开源综合与仿真工具的正确性。
**复古计算项目**：复现 70-80 年代的经典数字电路设计。